`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    17:04:10 09/15/2011 
// Design Name: 
// Module Name:    TristateBuffer 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module TristateBuffer (a,b,enable);
 input [15:0] a;
 output [15:0] b;
 input enable;
 wire [15:0] b;
 
assign b = (enable) ? a : 16'bz;
  	  	 
endmodule
